

PATENTS

THE UNITED STATES PATENT AND TRADEMARK OFFICE

Applicant: Seiya Indo

Examiner: Unassigned

Serial No: 10/028,111

Art Unit: Unassigned

Filed: December 20, 2001

Docket: 15184

For: WATCHDOG TIMER AND METHOD
FOR DETECTING ABNORMAL
OPERATION OF COMPUTER,
AND COMPUTER INCLUDING THE TIMER

Dated: January 24, 2002

RECEIVED
MAR 06 2002
Technology Center 2100


Assistant Commissioner for Patents
Washington, D.C. 20231

CLAIM OF PRIORITY

Sir:

Applicant in the above-identified application hereby claims the right of priority in connection with Title 35 U.S.C. § 119 and in support thereof, herewith submits a certified copy of Japanese Patent Application No. 2000-390716 (390716/2000), dated December 22, 2000.

Respectfully submitted,


Paul J. Esatto, Jr.
Registration No.: 30,749


Scully, Scott, Murphy & Presser
400 Garden City Plaza
Garden City, New York 11530
(516) 742-4343

CERTIFICATE OF MAILING UNDER 37 C.F.R. §1.8(a)

I hereby certify that this correspondence is being deposited with the United States Postal Service as first class mail in an envelope addressed to: Assistant Commissioner for Patents, Washington, D.C. 20231, on January 24, 2002.

Dated: January 24, 2002


Shelle Mustafa



日本国特許庁
JAPAN PATENT OFFICE

RECEIVED
MAR 06 2002
Technology Center 2100

別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年12月22日

出願番号

Application Number:

特願2000-390716

出願人

Applicant(s):

エヌイーシーマイクロシステム株式会社

2001年10月9日


特許庁長官
Comptroller,
Japan Patent Office

及

Mic

川

耕



【書類名】 特許願

【整理番号】 01211331

【提出日】 平成12年12月22日

【あて先】 特許庁長官殿

【国際特許分類】 G06F 11/30

【発明者】

 【住所又は居所】 神奈川県川崎市中原区小杉町一丁目403番53 日本
 電気アイシーマイコンシステム株式会社内

 【氏名】 犬童 誠也

【特許出願人】

 【識別番号】 000232036

 【氏名又は名称】 日本電気アイシーマイコンシステム株式会社

【代理人】

 【識別番号】 100065385

 【弁理士】

 【氏名又は名称】 山下 穰平

 【電話番号】 03-3431-1831

【手数料の表示】

 【予納台帳番号】 010700

 【納付金額】 21,000円

【提出物件の目録】

 【物件名】 明細書 1

 【物件名】 図面 1

 【物件名】 要約書 1

 【包括委任状番号】 9002303

【プルーフの要否】 要

【書類名】 明細書

【発明の名称】 ウォッチドッグタイマとそれを内蔵したマイクロコンピュータ及びマイクロコンピュータの暴走防止制御方法

【特許請求の範囲】

【請求項1】 マイクロコンピュータに内蔵されたウォッチドッグタイマにおいて、

クロックをカウントするウォッチドッグタイマ・カウンタと、

リセット解除直後から前記ウォッチドッグタイマ・カウンタのオーバーフローによるリセット信号発生動作を行い、所定時間オーバーフローが発生しない場合ソフトウェアを起動して、選択された動作モードで前記ウォッチドッグタイマの動作を制御する制御回路とを備え、

前記動作モードには、前記ウォッチドッグタイマ・カウンタの動作停止モードと、リセット信号発生動作を行うと共に他の動作への移行を禁止するモードとを含むことを特徴とするウォッチドッグタイマ。

【請求項2】 リセット解除後、動作選択命令による動作モード設定ができるまでの時間を制限する回路をさらに備えることを特徴とする請求項1記載のウォッチドッグタイマ。

【請求項3】 ウォッチドッグタイマを内蔵したマイクロコンピュータにおいて、

前記ウォッチドッグタイマは、クロックをカウントするウォッチドッグタイマ・カウンタと、

リセット解除直後からウォッチドッグタイマ・カウンタのオーバーフローによるリセット信号発生動作を行い、所定時間オーバーフローが発生しない場合ソフトウェアを起動して、選択された動作モードでウォッチドッグタイマの動作を制御する制御回路とを備え、

前記動作モードには、前記ウォッチドッグタイマ・カウンタの動作停止モードと、リセット信号発生動作を行うと共に他の動作への移行を禁止するモードとを含むことを特徴とするマイクロコンピュータ。

【請求項4】 前記ウォッチドッグタイマは、リセット解除後、動作選択命

令による動作モード設定ができるまでの時間を制限する回路をさらに備えることを特徴とする請求項 3 記載のマイクロコンピュータ。

【請求項 5】 ウォッチドッグタイマを内蔵したマイクロコンピュータにおいて、

リセット解除直後から、ウォッチドッグタイマ・カウンタがクロックをカウントしてオーバーフローすることによるリセット信号発生動作を行うステップと、

所定時間オーバーフローが発生しない場合ソフトウェアを起動して、前記ウォッチドッグタイマ・カウンタの動作停止モードと、リセット信号発生動作を行うと共に他の動作への移行を禁止するモードとを含む動作モードの中からいずれかを選択して、ウォッチドッグタイマの動作を制御するステップとを含むことを特徴とするマイクロコンピュータの暴走防止制御方法。

【請求項 6】 リセット解除後、動作選択命令による動作モード設定ができるまでの時間を制限するステップをさらに含むことを特徴とする請求項 5 記載のマイクロコンピュータの暴走防止制御方法。

【発明の詳細な説明】

【0001】

【発明の属する技術分野】

本発明は、マイクロコンピュータに内蔵するウォッチドッグタイマ(以下、WDTと略す)において、リセット解除後からソフトウェアが動作するまでの期間の暴走検出を可能としたウォッチドッグタイマに関する。

【0002】

【従来の技術】

一般に、マイクロコンピュータの暴走には図 8 に示す通り大きく分けて 3 通りある。この中で、マイクロコンピュータに内蔵する WDT で検出可能な暴走は、B 及び C である。B、C による暴走の内、ソフトウェアによって動作開始を行う WDT で検出できるのは C のみとなる。

【0003】

B における暴走例を図 9 に示す信号タイミングを用いて説明する。リセット R1 によりマイクロコンピュータが動作を開始する。ソフトウェア初期設定内の動

作開始命令C1によりWDTカウンタがカウントを開始し、正常動作中はカウンタをクリアC2するが、電源ノイズによりソフトウェアが暴走するとWDTカウンタのオーバーフローによりオーバーフロー信号が発生し、マイクロコンピュータをリセットR2する。リセット解除後R3、マイクロコンピュータは最初から動作するが、電源ノイズN1がリセット解除後も継続して発生している為、ソフトウェアが起動しない。ソフトウェアが起動しない為、WDTも起動せず暴走を検出することができない。

【0004】

上記のような暴走を検出する為に、リセット解除後から動作するWDTがある。例えば、特開昭61-62947号公報には、コンピュータプログラムでは管理されないタイマがタイムアップすることによって、自動的にコンピュータの動作が停止されるコンピュータの暴走防止方法が、示されている。

【0005】

【発明が解決しようとする課題】

しかしながら、この従来のWDTは、高いセキュリティを実現する為に動作モードを設定するフラグを持っていないので、ウォッチドッグ機能を使用しない製品には内蔵できないといった汎用性に欠ける問題があった。

【0006】

そこで本発明は、セキュリティが高く汎用性を損なわないウォッチドッグタイマを提供することを目的とする。

【0007】

【課題を解決するための手段】

上述の課題を解決するため、本発明は、マイクロコンピュータに内蔵されたウォッチドッグタイマにおいて、クロックをカウントするウォッチドッグタイマ・カウンタと、リセット解除直後から前記ウォッチドッグタイマ・カウンタのオーバーフローによるリセット信号発生動作を行い、所定時間オーバーフローが発生しない場合ソフトウェアを起動して、選択された動作モードで前記ウォッチドッグタイマの動作を制御する制御回路とを備え、前記動作モードには、前記ウォッチドッグタイマ・カウンタの動作停止モードと、リセット信号発生動作を行うと

共に他の動作への移行を禁止するモードとを含むことを特徴とする。

【0008】

すなわち本発明は、誤動作しない場合は、外部リセットによりWDTがリセット信号発生動作を開始し、ソフトウェア内の命令によって動作選択を行う。この動作選択においてリセット信号発生動作を選択することにより、他のモード(停止、ノンマスカブル割り込み(以下、NMIと略す)等)への移行を禁止する。次に誤動作する場合は、例えばソフトウェアが起動しない為、WDTカウンタがオーバーフローしマイクロコンピュータを内部リセットする。また、ソフトウェアでのWDT制御レジスタへの設定により、動作モードを選択することができる。

【0009】

このように、マイクロコンピュータの誤動作による暴走をリセット解除直後から検出することができ、かつ汎用性を損なわないウォッチドッグタイマを実現することができる。

【0010】

【発明の実施の形態】

次に、本発明の実施の形態について図面を参照して説明する。

【0011】

図1は、本発明に係るウォッチドッグタイマの第1の実施形態の構成を示す。WDT10は、WDTカウンタ11と、WDT制御レジスタ12と、出力制御回路13とで構成される。WDTカウンタ11は入力クロック101をカウントし、そのカウント値が所定のオーバーフロー値を超えたときにオーバーフロー信号105を出力する。WDT制御レジスタ12は、WDTカウンタ11の停止制御信号106及び動作制御信号107と、出力制御回路13の出力信号を選択するリセット信号出力イネーブル108及びNMI信号出力イネーブル109を出力する。出力制御回路13は、WDTカウンタ11からのオーバーフロー信号105及びWDT制御レジスタ12からのリセット信号出力イネーブル108又はNMI信号出力イネーブル109を受けて、リセット信号110又はNMI(ノンマスカブル割込)信号111を出力する。

【0012】

図 2 において、(a) は WDT 制御レジスタ 1 2 の制御フラグの配置を示し、(b) は各制御フラグに対応した動作モードの一例を示す。各モード m 1 ~ 3 における、WDT カウンタ 1 1 及び出力制御回路 1 3 の制御は以下になる。

m 1 : WDT カウンタ 1 1 に動作信号を送り、出力制御回路 1 3 にリセット信号出力イネーブル信号を送る。

m 2 : WDT カウンタ 1 1 に動作信号 1 0 7 を送り、出力制御回路 1 3 にリセット信号出力イネーブル信号 1 0 8 を送る。

m 3 : WDT カウンタ 1 1 に停止信号 1 0 6 を送る。

【 0 0 1 3 】

次に図 3 は、図 1 に示す WDT 制御レジスタ 1 2 のフラグ設定回路の一例である。2 1 は WDT カウンタのリセット信号発生動作を設定する WDT 制御レジスタ 1 2 内のリセット信号発生動作フラグ、2 2 はリセット信号発生動作フラグ 2 1 に書き込むデータ 1 0 3 の反転信号を保持するフリップ・フロップ(以下、F / F と略す)、2 3 はデータ 1 0 3 を反転するインバータ、2 4 はインバータ 2 3 の出力を反転するインバータ、2 5 と 2 6 は AND ゲートであり、リセット信号発生動作フラグ 2 1 に一度 “0” を書き込むとライトイネーブル 1 0 4 を無効にする。また、1 0 2 はリセット信号発生動作フラグ 2 1 及び F / F 2 2 をリセットするリセット信号である。

【 0 0 1 4 】

以下に、図 1 の構成図及び図 4 のフローチャートを用いて、本実施形態の動作をソフトウェアの起動前と後に分けて説明する。まずソフトウェアの起動前は、マイクロコンピュータの外部リセットにより(ステップ S 1)、WDT 制御レジスタ 1 2 は初期化される。WDT 制御レジスタ 1 2 の初期状態は、WDT カウンタ 1 1 をクリアし、WDT 1 0 をリセット信号発生動作するように設定されている(ステップ S 2)。WDT カウンタ 1 1 は、入力クロック 1 0 1 をカウントし(ステップ S 3)、マイクロコンピュータに異常が起きた時、WDT カウンタ 1 1 はオーバーフローを起こし(ステップ S 4)、出力制御回路 1 3 によりリセット信号を発生し、マイクロコンピュータを内部リセットする(ステップ S 1 0)。

【0015】

次に、ソフトウェアの起動後の説明を行う。ソフトウェア起動後の初期設定においてWDT制御レジスタ12の設定による動作選択を行う（ステップS5）。WDT制御レジスタ12の設定による動作選択において（ステップS5）、リセット信号発生動作やその他の動作（停止、NMI信号発生等）の選択を行う。動作選択において、停止（ステップS11）以外を選択した場合は（ステップS6, S12）、WDTカウンタ11は、再度入力クロックをカウントし（ステップS7, S13）、ソフトウェア内のカウンタリセット命令を実行することにより、WDT制御レジスタ12内のカウンタリセットフラグを設定し、WDTカウンタ11のオーバーフローが正常動作時には発生しないように制御される（ステップS9, S15）。WDTカウンタ11のカウンタリセット命令が正常に実行されない場合、即ちソフトウェアが暴走した時、WDTカウンタ11はオーバーフローを起こし（ステップS8, S14）、出力制御回路13によりリセット（またはNMI）信号を発生し（ステップS10, S16）、マイクロコンピュータをリセット（またはNMI処理を実行）する。

【0016】

また、マイクロコンピュータの高セキュリティを実現する為に、上記WDT制御レジスタ12の設定による動作選択において（ステップS5）、最もセキュリティレベルの高いリセット信号発生動作を選択することで（ステップS6）、他の動作（停止、NMI信号発生）への移行を禁止する。例えば、WDTがリセット信号発生動作中に、WDT制御レジスタ12の設定を変更しWDTを停止するような暴走を起こした場合、この暴走を検出できない等の問題があるからである。

【0017】

このWDT制御レジスタ12への書込み制限を実現する回路の動作を図3を参照しながら説明する。リセット信号102により、WDT制御レジスタ内のリセット信号発生動作選択フラグ21とF/F22はクリア“0”される。この時、ANDゲート25の出力は“0”であり、ライトイネーブル信号104は有効となり、リセット信号発生動作選択フラグ21は書込み可能である。ANDゲート25にライトイネーブル信号104の立ち上がりエッジが入力されると、これに

同期してリセット信号発生動作選択フラグ 2 1 にデータ 1 0 3 及び F / F 2 2 にデータ 1 0 3 の反転信号が書き込まれる。このデータ 1 0 3 が “0” の場合、AND ゲート 2 6 の出力が “1” となり、ライトイネーブル信号 1 0 4 を無効にする為、これ以降のリセット信号発生動作選択フラグ 2 1 へのデータ 1 0 3 の書込みが禁止される。データ 1 0 3 が “1” の場合、AND ゲート 2 6 の出力は “0” となりライトイネーブル信号 1 0 4 を有効にする為、これ以降もリセット信号発生動作選択フラグ 2 1 へのデータ 1 0 3 の書込みが可能となる。

【0 0 1 8】

図 5 は、本発明に係るウォッチドッグタイマの第 2 の実施形態の構成を示す。WDT 3 0 は、WDT カウンタ 3 1、WDT 制御レジスタ 3 2、出力制御回路 3 3 で構成されており、これらは第 1 の実施形態と同様である。さらに本実施形態では、オーバーフロー値よりも小さい値を予め記憶するコンペアレジスタ 3 4 と、WDT カウンタ 3 1 の値とコンペアレジスタ 3 4 の値が一致した場合に “1” を出力する一致検出回路 3 5 と、一致検出回路 3 5 の出力値を保持する WDT 制御レジスタ・ライトディセーブルフラグ 3 6 を設けている。なお、WDT 制御レジスタ・ライトディセーブルフラグ 3 6 は “1” を書き込むとソフトウェアでクリア “0” することはできない。

【0 0 1 9】

次に、第 2 の実施形態の動作を図 6 に示すフローチャートを用いて説明する。基本的な動作は、第 1 の実施形態と同様であり、動作選択（ステップ S 2 6）ができる条件として、WDT 制御レジスタ・ライトディセーブルフラグ 3 6 が “0” である必要がある（ステップ S 2 5）。なお、動作選択（ステップ S 2 6）後の動作は、前記実施の形態と同様である。WDT 制御レジスタ・ライトディセーブルフラグ 3 6 が “1” の場合、WDT カウンタ 3 1 はオーバーフローを起こし（ステップ S 2 4）、リセット信号を発生することで、マイクロコンピュータを内部リセットする（ステップ S 3 1）。

【0 0 2 0】

第 1 の実施形態において、動作選択（ステップ S 2 6）までの間に起こった暴走により、ウォッチドッグタイマの停止命令が実行されたとする。この場合、命

令実行後、ウォッチドッグタイマは停止する為、この暴走を検出することができないという問題がある。本実施形態のWDTを用いることで、上記のように動作選択（ステップS26）前の誤動作によるWDT制御レジスタ32の書き換えが、ある一定時間（WDTカウンタ31とコンペアレジスタ34が一致するまで）以上であれば、WDT制御レジスタ32のライトイネーブル信号が無効となり、WDT制御レジスタ32への書込みはできない為、この暴走を検出することができる。

【0021】

このように、動作選択ができるまでの時間を制限することで、第1の実施形態より高いセキュリティを持ったWDTを実現することができる。

【0022】

図7は、本実施の形態における電源ノイズ発生時の信号タイミングを示す。リセットR11解除後からWDTカウンタがカウントを開始する。正常動作中の暴走によりリセットR12され、リセット解除R13直後からWDTカウンタはカウントを開始する為に、リセット解除後も継続的に発生しているノイズによる暴走を検出することができる。このため、従来の図9に示すような暴走による異常動作も、図7に示す通り暴走を検出して正常動作に移行することが可能である。

【0023】

【発明の効果】

以上説明したように、本発明は、第1の効果として、リセット解除直後からWDTを動作させることで、リセット解除後からソフトウェアの起動までの間に起きた誤動作による暴走を検出できる。

【0024】

また第2の効果として、WDTの動作モードを選択できることから、高い汎用性を持っている。

【0025】

さらに第3の効果として、リセット信号発生動作を命令により設定し、他の動作（停止、NMI信号発生など）への移行を禁止することによって、誤動作による他のモードへの移行を防止できるので、高セキュリティを実現できる。

【0026】

また、従来、リセット解除後からソフトウェア動作までの暴走を外付けのウォッチドッグタイマで行っていたのに対し、本発明のウォッチドッグタイマをマイクロコンピュータに内蔵させることで、外付けのウォッチドッグタイマが不要になるという効果も得られる。

【図面の簡単な説明】

【図1】

本発明に係るウォッチドッグタイマの第1の実施形態の構成図である。

【図2】

(a)はWDT制御レジスタの制御フラグの配置を示し、(b)は各制御フラグに対応した動作モードを示す図である。

【図3】

WDT制御レジスタのフラグ設定回路の一例を示す図である。

【図4】

本発明の第1の実施形態の動作を示すフローチャートである。

【図5】

本発明に係るウォッチドッグタイマの第2の実施形態の構成図である。

【図6】

本発明の第2の実施形態の動作を示すフローチャートである。

【図7】

本発明における電源ノイズ発生時の信号タイミングを示す図である。

【図8】

マイクロコンピュータの暴走の種類を示す図である。

【図9】

図8のBにおける暴走例の信号タイミングを示す図である。


【符号の説明】

- 10, 30 WDT (ウォッチドッグタイマ)
- 11, 31 WDTカウンタ
- 12, 32 WDT制御レジスタ


- 1 3, 3 3 出力制御回路
- 2 1 リセット信号発生動作フラグ
- 2 2 フリップ・フロップ
- 2 3, 2 4 インバータ
- 2 5, 2 6 ANDゲート
- 3 4 コンペアレジスタ
- 3 5 一致検出回路
- 3 6 WDT制御レジスタ・ライトディセーブルフラグ

【書類名】 図面

【図 1】



【図 2】




(b)


	動作モード	bit 2	bit 1	bit 0
m1	リセット 信号動作	X	X	0
m2	NMI 信号動作	X	0	1
m3	停止	0	1	1

X: Don't care


【図3】




【図 4】




【図 5】



【図 6】




【図 7】



【図 8】

ウォッチドッグタイマの動作		暴走の原因	リセット動作	I N T 動作	停止
暴走の種類					
A	Tr が動作しない WDT 用クロックが供給されない	・電源ラインの破壊等 ・OSC の破壊等	×	×	×
B	Tr が動作する WDT 用クロックが供給される ソフトウエアが動作しない	・CPU、ROM、RAM 周辺マクロ等に異常 (入力ポートが出力とな りCPU電圧が降下する等)	○	×	×
C	Tr が動作する WDT 用クロックが供給される ソフトウエアが動作する 一時的異常	・一般的なノイズ (電源ノイズ等) ・ソフトウェア設計上 のミス (未定の条件成立等)	○	○	×

【図9】



【書類名】 要約書

【要約】

【課題】 セキュリティが高く汎用性を損なわないウォッチドッグタイマを提供する。

【解決手段】 WDTカウンタ11は入力クロック101をカウントし、そのカウント値が所定のオーバーフロー値を超えたときにオーバーフロー信号105を出力する。WDT制御レジスタ12は、WDTカウンタ11の停止制御信号106及び動作制御信号107と、出力制御回路13の出力信号を選択するリセット信号出力イネーブル108及びNMI信号出力イネーブル109を出力する。出力制御回路13は、WDTカウンタ11からのオーバーフロー信号105及びWDT制御レジスタ12からのリセット信号出力イネーブル108又はNMI信号出力イネーブル109を受けて、リセット信号110又はNMI信号111を出力する。

【選択図】 図1

出 願 人 履 歴 情 報

識別番号 [000232036]

1. 変更年月日 1990年 8月13日
[変更理由] 新規登録
住 所 神奈川県川崎市中原区小杉町1丁目403番53
氏 名 日本電気アイシーマイコンシステム株式会社
2. 変更年月日 2001年 5月21日
[変更理由] 名称変更
住 所 神奈川県川崎市中原区小杉町1丁目403番53
氏 名 エヌイーシーマイクロシステム株式会社